PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application: March 5, 2003

Application Number: No. 2003-058999 [ST.10/C]: [JP 2003-058999]

Applicant(s) SHINKO ELECTRIC INDUSTRIES CO., LTD.

December 8, 2003

Commissioner,

Patent Office Yasuo Imai (Seal)

Certificate No. 2003-3101450



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 3月 5日

出 願 番 号 Application Number:

特願2003-058999

[ST. 10/C]:

[JP2003-058999]

出 願 人
Applicant(s):

新光電気工業株式会社

特許庁長官 Commissioner, Japan Patent Office 2003年12月 8日







2

【書類名】 特許願

【整理番号】 SD14-245

【提出日】 平成15年 3月 5日

【あて先】 特許庁長官 太田 信一郎 殿

【国際特許分類】 H01L 23/12

【発明の名称】 基板の製造方法及び基板

【請求項の数】 7

【発明者】

【住所又は居所】 長野県長野市大字栗田字舎利田711番地 新光電気工

業株式会社内

【氏名】 山崎 智生

【発明者】

【住所又は居所】 長野県長野市大字栗田字舎利田711番地 新光電気工

業株式会社内

【氏名】 六川 昭雄

【特許出願人】

【識別番号】 000190688

【氏名又は名称】 新光電気工業株式会社

【代理人】

【識別番号】 100070150

【住所又は居所】 東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデン

プレイスタワー32階

【弁理士】

【氏名又は名称】 伊東 忠彦

【電話番号】 03-5424-2511

【手数料の表示】

【予納台帳番号】 002989

【納付金額】 21,000円

【その他】 国等の委託研究の成果に係る特許出願(平成14年度新



エネルギー・産業技術総合開発機構基板技術研究促進事業(民間基板技術研究支援制度)委託研究、産業活力再生特別措置法30条適用を受けるもの)

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0202532

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 基板の製造方法及び基板

【特許請求の範囲】

【請求項1】 導体部がコア基板を貫通してなるビア端子を有する基板の製造方法において、

最終的なコア基板よりも厚い原基板の表面側に凹部を形成し、

該表面側凹部を導体で埋めて表面側導体部を形成し、

該原基板の裏面を、上記表面側導体部が露出する直前の位置まで研摩して、該原基板を薄くして上記コア基板とすると共に、該表面側導体部の先端が該コア基板の一部によって覆われている状態とし、

該コア基板の裏面に凹部を形成して、上記表面側導体部の端を露出させ、

上記裏面側凹部を導体で埋めて裏面側導体部を形成し、

上記表面側導体部と裏面側導体部とが電気的及び機械的に接続されて上記のビア端子が形成されるようにしたことを特徴とする基板の製造方法。

【請求項2】 請求項1に記載の基板の製造方法において、

最終的なコア基板よりも厚い原基板の表面側に凹部を形成した後であって、該 表面側凹部を導体で埋めて表面側導体部を形成する前の段階で、該表面側凹部の 内面を含む原基板の表面に絶縁膜を形成するようにしたことを特徴とする基板の 製造方法。

【請求項3】 請求項1に記載の基板の製造方法において、

前記原基板が、シリコン基板、ガラス基板、或いはセラミック基板であること を特徴とする基板の製造方法。

【請求項4】 コア基板を貫通してなるビア端子を有する基板において、

該ビア端子が、上記コア基板の表面側の凹部を埋めている導体が形成する表面 側導体部と、上記コア基板の裏面側の凹部を埋めている導体が形成する裏面側導 体部とが、上記コア基板の厚み内の位置において電気的及び機械的に接続されて いる構成であることを特徴とする基板。

【請求項5】 下面に外部接続端子が並んでいる半導体装置用基板本体に、 コア基板の上面に電極が誘電体層を挟んで対向するキャパシタ部を有する構成の

2/

キャパシタ素子が埋め込んである構成であり、半導体素子が搭載される半導体装 置用基板を製造する方法であって、

上記コア基板の表面側は表面側凹部が表面側導体部で埋められており、且つ上 記コア基板の裏面側は該表面側導体部が現われない位置まで研摩した状態のキャ パシタ素子を製造し、

該キャパシタ素子を、その裏面を上側にして基板上に搭載し、

該キャパシタ素子の上面に絶縁層を形成し、

該絶縁層を貫通して且つ上記コア基板の裏面を彫って上記表面側凹部と貫通する凹部を形成し、

該コア基板の裏面側の凹部を導体部で埋めて裏面側導体部を形成して、該裏面側導体部が上記コア基板の厚み内の位置で上記表面側導体部と電気的及び機械的に接続された構造のビア端子を形成し、

更に、上面に絶縁層を形成し、この絶縁層にこれを貫通する孔をあけ、この孔 を導体部で埋めて、上記ビア端子と電気的及び機械的に接続された構造の導電経 路を形成するようにしたことを特徴とする半導体装置用基板の製造方法。

【請求項6】 請求項5記載の半導体装置用基板の製造方法において、

キャパシタ素子の製造を、上記コア基板の表面側は、表面側凹部の内面に絶縁膜を形成し、その後に表面側導体部で埋めることにより行うことを特徴とする半導体装置用基板の製造方法。

【請求項7】 請求項5記載の半導体装置用基板の製造方法において、 前記コア基板が、シリコン基板、ガラス基板、或いはセラミック基板であることを特徴とする基板の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は基板の製造方法及び基板に関する。

[0002]

【従来の技術】

近年、半導体装置は搭載される半導体素子の動作周波数が高周波数化してきて

おり、これに伴って、半導体素子に供給する電源電圧の安定化を図ることが必要 となってきている。これに対応するために、半導体素子が搭載される半導体装置 用基板内にキャパシタ素子を埋め込んで設けた構造が提案されている。

[0003]

キャパシタ素子は、シリコン基板の上面にキャパシタ部を有し、且つ、シリコン基板を貫通するビア端子を有する構成である。

[0004]

キャパシタ素子 1 は、図 1 3 (A)乃至(D)に示すようにして製造される。 先ず、図 1 3 (A)に示すように、厚さが t 1(約 7 5 0 μ m)と厚いシリコン 基板 2 の表面 2 a にビア端子のための凹部 3 を形成し、次いで、同図(B)に示 すように、絶縁膜 9 を形成し、これに C u メッキをして、凹部 3 内を C u で埋め て、導体部 4 を形成し、次いで、エッチング、陽極酸化等を行って、同図(C) に示すように、厚いシリコン基板 2 の上面 2 a にキャパシタ部 5 を形成し、最後 に、砥石を使用して、シリコン基板 2 の裏面 2 b を、線 1 5 で示す位置まで研摩 してバックグラインディングを行い、導体部 4 を露出させることによって製造さ れる。図 1 3 (D)は製造されたキャパシタ素子 1 を示す。

[0005]

図13 (D) 中、10はシリコン基板であり、ビア端子11を有する。

[0006]

【特許文献1】

特開2002-8942号公報

[0007]

【特許文献2】

特開2001-53218号公報

[0008]

【発明が解決しようとする課題】

ここで、砥石を使用したバックグラインディングは、導体部4が露出するまで行っているため、導体部4の材料であるCuの粉末が発生し、このCuの粉末が砥石の目詰まりを起こさせ、砥石の保守が面倒であった。

[0009]

また、拡散速度が速いという性質を有するCuの粉末が撒き散らされ、キャパシタ素子を製造する作業環境が汚染される虞れもあった。

[0010]

そこで、本発明は上記課題を解決した基板の製造方法及び基板を提供すること を目的とする。

[0011]

【課題を解決するための手段】

請求項1の発明は、導体部がコア基板を貫通してなるビア端子を有する基板の 製造方法において、

最終的なコア基板よりも厚い原基板の表面側に凹部を形成し、

該表面側凹部を導体で埋めて表面側導体部を形成し、

該原基板の裏面を、上記表面側導体部が露出する直前の位置まで研摩して、該原基板を薄くして上記コア基板とすると共に、該表面側導体部の先端が該コア基板の一部によって覆われている状態とし、

該コア基板の裏面に凹部を形成して、上記表面側導体部の端を露出させ、

上記裏面側凹部を導体で埋めて裏面側導体部を形成し、

上記表面側導体部と裏面側導体部とが電気的及び機械的に接続されて上記のビア端子が形成されるようにしたものである。

[0012]

原基板の裏面を表面側導体部が露出するまで研摩しないため、表面側導体部の粉末が発生しない。よって、砥石が表面側導体部の粉末によって目詰まりを起こすことがなく、且つ、表面側導体部の粉末が飛散して作業環境が汚染されることも起きない。

[0013]

請求項2の発明は、請求項1に記載の基板の製造方法において、

最終的なコア基板よりも厚い原基板の表面側に凹部を形成した後であって、該 表面側凹部を導体で埋めて表面側導体部を形成する前の段階で、該表面側凹部の 内面を含む原基板の表面に絶縁膜を形成するようにしたものである。

5/

[0014]

請求項3の発明は、請求項1に記載の基板の製造方法において、

前記原基板が、シリコン基板、ガラス基板、或いはセラミック基板であるよう にしたものである。

[0015]

請求項4に発明は、コア基板を貫通してなるビア端子を有する基板において、 該ビア端子が、上記コア基板の表面側の凹部を埋めている導体が形成する表面 側導体部と、上記コア基板の裏面側の凹部を埋めている導体が形成する裏面側導 体部とが、上記コア基板の厚み内の位置において電気的及び機械的に接続されて いる構成としたものである。

[0016]

表面側導体部と裏面側導体部とが電気的及び機械的に接続されている個所が、 コア基板の厚み内の位置であるので、外部から水分が侵入しても、水分が上記の 接続個所までは届き難く、よって、接続個所がコア基板の裏面に位置している構 造に比べて、高い信頼性を有するビア端子構造を実現できる。

[0017]

請求項5の発明は、下面に外部接続端子が並んでいる半導体装置用基板本体に、コア基板の上面に電極が誘電体層を挟んで対向するキャパシタ部を有する構成のキャパシタ素子が埋め込んである構成であり、半導体素子が搭載される半導体装置用基板を製造する方法であって、

上記コア基板の表面側は表面側凹部が表面側導体部で埋められており、且つ上 記コア基板の裏面側は該表面側導体部が現われない位置まで研摩した状態のキャ パシタ素子を製造し、

該キャパシタ素子を、その裏面を上側にして基板上に搭載し、

該キャパシタ素子の上面に絶縁層を形成し、

該絶縁層を貫通して且つ上記コア基板の裏面を彫って上記表面側凹部と貫通する凹部を形成し、

該コア基板の裏面側の凹部を導体部で埋めて裏面側導体部を形成して、該裏面 側導体部が上記コア基板の厚み内の位置で上記表面側導体部と電気的及び機械的 に接続された構造のビア端子を形成し、

更に、上面に絶縁層を形成し、この絶縁層にこれを貫通する孔をあけ、この孔を導体部で埋めて、上記ビア端子と電気的及び機械的に接続された構造の導電経路を形成するようにしたものである。

[0018]

表面側導体部は研摩されないため、表面側導体部の粉末が発生しない。よって 、砥石が表面側導体部の粉末によって目詰まりを起こすことがなく、且つ、表面 側導体部の粉末が飛散して作業環境が汚染されることも起きない。これにより、 半導体装置用基板は、作業性良く製造される。

[0019]

請求項6の発明は、請求項5記載の半導体装置用基板の製造方法において、

キャパシタ素子の製造を、上記コア基板の表面側は、表面側凹部の内面に絶縁膜を形成し、その後に表面側導体部で埋めることにより行うようにしたものである。

[0020]

請求項7の発明は、請求項5記載の半導体装置用基板の製造方法において、 前記コア基板が、シリコン基板、ガラス基板、或いはセラミック基板であるようにしたものである。

[0021]

【発明の実施の形態】

図1は本発明の一実施例になる半導体装置用基板100を示し、図2(A)は図1の半導体装置用基板100の一部を拡大して示す。図2(B)及び図2(C)は、夫々図2(A)中、B-B線に沿う断面及びC-C線に沿う断面を示す。

[0022]

半導体装置用基板100は、半導体装置用基板本体101と、この上面に埋め込んであるキャパシタ素子20とよりなる構造である。この半導体装置用基板100には、図4及び図2に示すように、LSI半導体素子140が搭載される。図4は半導体装置130を示す。この半導体装置130は電子機器のプリント基板上に実装されて使用される。

[0023]

なお、本発明の要部が現われているのは、キャパシタ素子20と半導体装置用 基板本体101との間の部分である。

[0024]

図1に示すように、半導体装置用基板本体101は、樹脂層102、103, 104が積層してある多層回路基板である。各層に形成された導体パターン10 5は各層を貫通しているビア106によって電気的に接続してある。半導体装置 用基板本体101の内部には、これを厚さ方向に貫通するように、信号用導電経 路124,125、電源供給導電経路126、接地導電経路127-1、127 -2が形成してある。

[0025]

110は半導体素子搭載面であり、キャパシタ素子20の上面であり、ここには、図2(A)に示すように、信号用端子44、45、電源用端子46及び二つの接地用端子47-1、47-2が露出して並んでいる。

[0026]

115は実装面であり、半導体装置用基板本体101の下面であり、ここには、半田ボール116がビア106と接続されて設けてあり、且つ、ソルダレジスト117によって覆われている。

[0027]

図2(A)、(B)及び(C)に示すように、キャパシタ素子20は、厚さが50μm以下であるコア基板としてのシリコン基板21と、シリコン基板21の上面に薄膜でもって形成してある薄膜キャパシタ部22と、支持体21の上面に形成してあり、キャパシタ部22を覆う絶縁性の保護膜23と、シリコン基板21を貫通している信号用ビア端子24、25、電源用ビア端子26及び二つの接地用ビア端子27-1、27-2と、キャパシタ素子20の上面31に露出している信号用端子44、45、電源用端子46及び二つの接地用端子47-1、47-2とを有する構成である。信号用端子44、45、電源用端子46及び接地用端子47-1、47-2は、夫々信号用ビア端子24、25、電源用ビア端子26及び接地用ビア端子27-1、27-2の上に積み重なっている。シリコン

8/

基板21に代えて、ガラス基板或いはセラミック基板でもよい。この場合には後述する絶縁膜(SiO2膜)51の形成は不要である。

[0028]

このキャパシタ部 2 2 は、下部電極 3 2 と上部電極 3 3 とが間に例えばタンタルの陽極酸化層(誘電体層) 3 4 を挟んで対向している構成であり、支持体 2 1上に配置してあり、保護膜 2 3 によって覆われて保護されている。キャパシタ部 2 2 は、電源用ビア端子 2 6 と接地用ビア端子 2 7 - 1, 2 7 - 2 との間に設けてある。

[0029]

また、キャパシタ素子20の信号用ビア端子24、25、電源用ビア端子26及び接地用ビア端子27-1、27-2は半導体装置用基板本体101内の導電経路と電気的に接続してある。よって、半導体装置用基板100についてみると、キャパシタ部22は電源供給導電経路126と接地導電経路127-1、127-2との間に接続してある。キャパシタ部22は図4の半導体装置130が電子機器のプリント基板上に実装されて使用されて半導体装置が動作されるときに、バイパスキャパシタ又はデカップリングキャパシタとして機能して半導体素子140に供給される電源電圧の安定化が図られる。

[0030]

なお、キャパシタ素子 20 が半導体素子を搭載しない場合には、キャパシタ部 22 に関してみると、端子 26、46 が一方の端子であり、端子 27-1、47-1、27-2、47-2 が他方の端子である。また、支持体 21 が 50 μ m より薄いシート片である構成であるので、キャパシタ素子 20 は、厚さは薄い。また、支持体 21 がフレキシブル性を有するので、キャパシタ素子 20 もフレキシブル性を有する。

[0031]

また、電源用端子46の上面とキャパシタ部22との間の導電経路の距離、及び、接地用端子47の上面とキャパシタ部22との間の導電経路の距離は共にごく短い。よって、この部分の導電経路のインダクタンスである寄生インダクタンスはごく小さい。

[0032]

信号用ビア端子24は、図3に拡大して示すように、シリコン基板21に形成してある貫通孔180内を、表面側導体部24aと、裏面側導体部24bとが埋めており、表面側導体部24aの先端と裏面側導体部24bの先端とが、貫通孔180の内部の位置P、即ち、シリコン基板21の厚み内の位置Pで接触して電気的及び機械的に接続している構成である。裏面側導体部24bは、半導体装置用基板本体101を製造する工程で形成されるビアの一部である。貫通孔180は、表面側の凹部52と裏面側の凹部153とが連通している構成であり、上記の繋がり個所Pは、表面側の凹部52と裏面側の凹部153との境の位置である

[0033]

別の信号用ビア端子25、電源用ビア端子26及び接地用ビア端子27-1、27-2も、上記の信号用ビア端子24と同じ構造である。

[0034]

各ビア端子24(25、26、27-1、27-2)は、表面側導体部24a と裏面側導体部24bとの接続位置Pが貫通孔180の内部の位置P、即ち、シリコン基板21の厚み内の位置Pであるので、外部からの水分が上記の位置Pまでは侵入することが極めて困難となり、よって、各ビア端子24(25、26、27-1、27-2)は、導体部同士の接続位置がシリコン基板21の裏面である構成と比較して、高い信頼性を有する。

[0035]

なお、ビア端子24等は、キャパシタ素子20の製造工程で形成される導体部52と、半導体装置用基板本体101の製造工程で形成される導体部153とによって構成されている構造である。

[0036]

図2及び図4に示すように、半導体装置用基板100の半導体素子搭載面110に、半導体素子140がフリップチップ接続によって搭載してある。半導体素子140の下面のバンプ141が、半導体素子搭載面110に露出している信号用端子44、45、電源用端子46及び二つの接地用端子47-1、47-2と

接続してある。142はアンダーフィルである。ここで、キャパシタ素子20は 半導体素子140の直ぐ直下の位置に配置してある構成である。このため、半導 体素子140とキャパシタ素子20との間の導電経路はごく短く、この部分のイ ンダクタンスである寄生インダクタンスはごく小さい。よって、半導体素子の動 作周波数が高周波数化してきた場合にも、半導体素子に供給する電源電圧はこの 寄生インダクタンスによって影響を受けないで、安定に維持される。

[0037]

次に、上記の半導体装置用基板100の製造方法について説明する。

[0038]

半導体装置用基板100は、キャパシタ素子20を完成直前まで製造し、この 完成直前のキャパシタ素子20Aに対して、これを覆うように絶縁層を形成して 半導体装置用基板本体101を製造することによって製造される。

[0039]

先ず、図5(A)に示す厚さが t 1 0(約750 μ m)と厚い原シリコン基板 2 1 Aを用意し、図5(B)に示すように、この表面 2 1 A a にビア端子のため の凹部52形成し、次いで、図5(C)に示すように、CVD,スパッタリング、或いは熱酸化処理によって、厚さが0.5~3 μ mの絶縁膜(SiO2膜)51を少なくとも凹部52が形成された面に形成する。次いで、図5(D)に示すように、表面に無電解銅めっきと電解銅めっきとを行って、銅めっき層53を、支持体21の上面及び側面を覆い、且つ、凹部52を埋めるように形成する。54は凹部52を埋めている銅部分、55は原シリコン基板21Aの上面の銅層である。

[0040]

次いで、図6(A)に示すように、銅層55をパターニングして、各凹部52を埋めている銅部分54間を分断して表面側導体部24a,25a,26a,27-1a、27-2aと、表面側導体部27-1a、27-2aから表面側導体部26aの方向に延びている下部電極32を形成する。

[0041]

次いで、図6(B)に示すように、原シリコン基板21Aの表面にタンタルを

スパッタリングしてタンタル膜を形成し、このタンタル膜を陽極酸化してタンタル酸化膜を形成する。

[0042]

次いで、このタンタル酸化膜をエッチングしてパターニングし、下部電極32 上にはタンタル酸化膜が残るようにし、且つ、表面側導体部24a,25a,2 6a,27-1a、27-2aの上面は露出するようにし、誘電体層56とする (図2(B)参照)。誘電体層34は誘電体層56の一部である。

[0043]

次いで、図6(C)に示すように、上面に表面に無電解銅めっきと電解銅めっきとを行って、銅めっき層を形成し、これをエッチングしてパターニングし、銅めっき層が誘電体層34の上面、及び表面側導体部24a,25a,26a,27-1a、27-2aの上面には銅めっき層が残るようにして、上部電極33並びに信号用端子44、45、電源用端子46及び二つの接地用端子47-1、47-2を形成する。上部電極33が形成されると、キャパシタ部22が構成される。

[0044]

次いで、図7(A)に示すように、上面にエポキシやポリイミド等の絶縁性の膜を形成し、これを端子44、45、46、47-1、47-2が露出するようにパターニングして、保護膜23を形成する。

[0045]

次いで、図7 (B) に示すように、N i / A u メッキを行って端子44、45、46、47-1、47-2の露出している上面に表面処理をしてN i / A u メッキ部48を形成する。

$[0\ 0\ 4\ 6]$

次いで、図7(C)に示すように、砥石を使用して、シリコン基板21Aの裏面21Abを研摩して、線190で示す位置、即ち、表面側導体部24a,25a,26a,27−1a、27−2aが露出する直前の位置までバックグラインディングを行い、この後に研摩面に絶縁膜51aを前記の絶縁膜51と同様な方法で形成してキャパシタ素子20Aが完成する。21cは、キャパシタ素子20

Aのシリコン基板 2 1 の裏面である。表面側導体部 2 4 a, 2 5 a, 2 6 a, 2 7 - 1 a、 2 7 - 2 a は、キャップ部 2 1 d よって覆われており、保護されている。キャップ部 2 1 d は、研摩されずに残った絶縁膜 5 1 であり、厚さは 0 . 5 \sim 3 μ m程度である。

[0047]

ここで、砥石はCu製である表面側導体部24a等を研摩しないため、Cu粉末は発生せず、目詰まりを起こさない。また、Cu製である表面側導体部24a 等が研摩されないため、Cu粉末が飛散することがなく、作業環境が汚染されることも起きない。

[0048]

ここで、シリコン基板21と絶縁膜(SiO2膜)51とは硬さが相違し、絶縁膜51はシリコン基板21よりも硬い。砥石を使用してシリコン基板21Aの裏面21Abを研摩するバックグラインドを行う場合に、砥石が凹部52の底部の絶縁膜(SiO2膜)51に到ると砥石にかかる応力が増える。よって、砥石にかかる応力が増えたことを感知してバックグラインドを終了させることによって、バックグラインドを凹部52の底部の絶縁膜(SiO2膜)51が露出した状態で終了させることが出来、このようにバックグラインドを行うことが好適である。

[0049]

次いで、図8(A)、(B)に示すように、銅等の金属板150の上面にポリイミド等の樹脂を塗布して形成した薄樹脂膜151上に、図7(C)に示すキャパシタ素子20Aを、表裏反転させた姿勢で、搭載する。

[0050]

次いで、図8(C)、(D)に示すように、エポキシ等の樹脂層104をラミネートして、キャパシタ素子20Aを完全に覆う。

$[0\ 0\ 5\ 1]$

次いで、図9(A)、(B)に示すように、レーザ加工やエッチング等を行って、表面側導体部24a,25a,26a,27-1a、27-2aに対応する個所について、樹脂層104には貫通孔104aを形成し、更に、キャップ部2

1 dを除去してキャパシタ素子 2 O A のシリコン基板 2 1 の裏面 2 1 c に表面側導体部形成用の凹部 1 5 3 を形成する。凹部 1 5 3 は前記の凹部 5 2 とつながり、この凹部 1 5 3 の底面には、表面側導体部 2 4 a, 2 5 a, 2 6 a, 2 7 -1 a、 2 7 -2 a の先端が露出する。また、凹部 1 5 3 が凹部 5 2 とつながって、シリコン基板 2 1 を貫通するビア 1 8 0 が形成される。ここで、キャップ部 2 1 d は研摩されずに残った絶縁膜 5 1 であり厚さは 0 . 5 \sim 3 μ m程度であるので、凹部 1 5 3 の形成は容易である。

[0052]

次いで、図9(C)、(D)に示すように、銅の無電解めっきと電解めっきとを行って、樹脂層104の全面に金属層154を形成する。金属層154は貫通孔104aと凹部153とを埋める。次いで、図10(A),(B)に示すように、金属層154をフォトリソ法でパターニングして、導体パターン155及び裏面側導体部24b,25b,26b,27-1b、27-2bを形成する。裏面側導体部24b,25b,26b,27-1b、27-2bは、夫々、表面側導体部24a,25a,26a,27-1a、27-2aと、ビア180の内部、即ち、シリコン基板21の厚さ範囲内の位置Pで、電気的及び機械的に接続され、ビア端子24,25,26,27-1、27-2が形成される。

[0053]

次いで、図10(C)、(D)に示すように、導体パターン155が覆われるように樹脂層103をラミネートし、この樹脂層103にレーザ加工やエッチング等によってビア形成用の凹部157を形成する。凹部157の底面には、ビア端子26,27-1、27-2が露出する。

[0054]

次いで、図11 (A) に示すように、上記と同じく、樹脂層104の全面に金属層を形成し、この金属層をパターニングして導体パターン157及びビア159を形成し、更に、樹脂層102をラミネートし、この樹脂層102にビア形成用の凹部を形成し、樹脂層102の全面に金属層を形成し、この金属層をパターニングしてビア160及びパッド161を形成する。

[0055]

次いで、図11(B)に示すように、パッド161の部分を除いて樹脂層10 2の全面にソルダレジスト117を塗布する。

[0056]

最後に、図11 (C) に示すように、金属板150に対してエッチングを行って、金属板150を完全に除去し、次いで、薄樹脂層151をドライエッチングにより除去する。

[0057]

ここで、金属板 1 5 0 に対するエッチングの進行は薄樹脂層 1 5 1 によって停止され、過剰エッチングは起きない。また、半田ボール 1 1 6 のパッド 1 6 1 への接合は、半田ボール 1 1 6 をソルダレジスト 1 1 7 に形成してある凹部に置いて、リフローしてなされる。

[0058]

図12は本発明の別の実施例になるインターポーザ200を示す。インターポーザ200は、シリコンコア基板201にビア端子202を複数有する構成である。各ビア端子202は、コア基板201に形成してある貫通孔202内を、表面側導体部210aと、裏面側導体部210bとが埋めており、表面側導体部210aの先端と裏面側導体部210bの先端とが、符号Qで示す貫通孔180の内部の位置で、即ち、シリコン基板21の厚み内の位置で電気的及び機械的に接続されている構成である。なお、貫通孔202の内面には絶縁膜203が形成してある。

[0059]

【発明の効果】

上述の如く、本願発明は、導体部がコア基板を貫通してなるビア端子を有する 基板の製造方法において、最終的なコア基板よりも厚い原基板の表面側に凹部を 形成し、この表面側凹部を導体で埋めて表面側導体部を形成し、該原基板の裏面 を、上記表面側導体部が露出する直前の位置まで研摩して、該原基板を薄くして 上記コア基板とすると共に、該表面側導体部の先端が該コア基板の一部によって 覆われている状態とし、該コア基板の裏面に凹部を形成して、上記表面側導体部 の端を露出させ、上記裏面側凹部を導体で埋めて裏面側導体部を形成し、上記表 面側導体部と裏面側導体部とが電気的及び機械的に接続されて上記のビア端子が 形成されるようにしたものであるため、原基板の裏面を表面側導体部が露出する まで研摩しないため、表面側導体部の粉末が発生せず、よって、砥石が表面側導 体部の粉末によって目詰まりを起こすことがなく、且つ、表面側導体部の粉末が 飛散して作業環境が汚染されることも起きず、よって、ビア端子を有する基板を 生産性良く製造することが出来る。

【図面の簡単な説明】

【図1】

本発明の一実施例になる半導体装置用基板を示す断面図である。

【図2】

図1中、キャパシタ素子の内部構造及びキャパシタ素子と半導体装置用基板本 体との接続部分の構造を拡大して示す図である。

【図3】

図2(A)中、一つのビア端子の構造を拡大して示す図である。

【図4】

図1の半導体装置用基板を有する半導体装置を示す図である。

【図5】

図1に示す半導体装置用基板の製造工程を示す図である。

【図6】

図5 (C) に続く製造工程を示す図である。

【図7】

図6(C)に続く製造工程を示す図である。

【図8】

図7(C)に続く製造工程を示す図である。

【図9】

図8(C)に続く製造工程を示す図である。

【図10】

図9 (C) に続く製造工程を示す図である。

【図11】

図10(C)に続く製造工程を示す図である。

【図12】

本発明の別の実施例になるインターポーザを示す断面図である。

【図13】

従来例を示す図である。

【符号の説明】

- 20、20A キャパシタ素子
- 21 シリコン基板
- 21A 原シリコン基板
- 21d キャップ部
- 22-1、22-2 薄膜キャパシタ部
- 2 3 保護膜
- 24、25 信号用ビア端子
- 26 電源用ビア端子
- 27-1、27-2 接地用ビア端子
- 24a、25a, 26a, 27-1a、27-2a 表面側導体部
- 24b、25b, 26b, 27-1b、27-2b 表面側導体部
- 32-1、32-2 下部電極
- 33-1、33-2 上部電極
- 34-1、34-2 タンタルの陽極酸化層 (誘電体層)
- 44、45 信号用端子
- 46 電源用端子
- 47-1、47-2 接地用端子
- 48 Ni/Auメッキ部
- 50 基材
- 51 絶縁膜(SiO2膜)
- 52,153 凹部
- 180 貫通孔
- 53 銅めっき層


- 100 半導体装置用基板
- 101 半導体装置用基板本体
- 102、103,104 樹脂層
- 110 半導体素子搭載面
- 1 1 5 実装面
- 124,125 信号用導電経路
- 126 電源供給導電経路
- 127-1、127-2 接地導電経路
- 130 半導体装置
- 140 LSI半導体素子
- 141 バンプ
- 200 インターポーザ
- 201 コア基板
- 202 ビア端子
- 202 貫通孔
- 2 1 0 a 表面側導体部
- 2 1 0 b 裏面側導体部

【書類名】

図面


【図1】


本発明の一実施例になる半導体装置用基板を示す断面図




【図2】

図1中、キャパシタ素子の内部構造及びキャパシタ素子と 半導体装置用基板本体との接続部分を拡大して示す図









【図3】

図2(A)中、一つのスルーホール端子の構造を拡大して示す図




【図4】


図1の半導体装置用基板を有する半導体装置を示す図





【図5】

図1の半導体装置用基板の製造工程を示す図












【図6】

図5(C)に続く製造工程を示す図









【図7】

図6(C)に続く製造工程を示す図




【図8】

図7(C)に続く製造工程を示す図




【図9】

図8(C)に続く製造工程を示す図




【図10】



【図11】


図10(C)に続く製造工程を示す図



【図12】


本発明の別の実施例になるインターポーザを示す断面図


<u>200</u>





【図13】

従来例を示す図









F

【書類名】

要約書

【要約】

【課題】 本発明は半導体装置用基板の製造方法に関し、生産性の向上を図ることを課題とする。

【解決手段】 原シリコン基板21Aの表面側は表面側凹部52が表面側導体部24aで埋められている。原シリコン基板21Aの裏面側のバックグラインドは、表面側導体部24aが現われる直前の位置までとして、キャパシタ素子20Aを製造する。キャパシタ素子20Aを、その裏面を上側にして基板上に搭載し、キャパシタ素子の上面に層を形成し、この層を貫通して且つシリコン基板の裏面を彫って裏面側凹部153を表面側凹部52と貫通するように形成する。次いで、裏面側凹部153を導体部で埋めて裏面側導体部24bを形成して、裏面側導体部24bがシリコン基板の厚み内の位置で表面側導体部24aと電気的及び機械的に接続された構造のビア端子24を形成する。

【選択図】

図 9



特願2003-058999

出願人履歴情報

識別番号

[000190688]

1. 変更年月日

1990年 8月20日

[変更理由]

新規登録

住所

長野県長野市大字栗田字舎利田711番地

氏 名

新光電気工業株式会社

2. 変更年月日

2003年10月 1日

[変更理由]

住所変更

住 所

長野県長野市小島田町80番地

氏 名

新光電気工業株式会社